This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(11) 59-17241 (A) (43) 28.1.1984 (19) JP

(21) Appl. No. 57-126936 (22) 20.7.1982


(71) MATSUSHITA DENKI SANGYO K.K. (72) TAKASHI SUGINO(3)

(51) Int. Cl3. H01L21/208

PURPOSE: To grow a crystal of uniform film thickness stably at all times by giving a solution the predetermined difference of height at all times even when

the quantity of the solution changes.

CONSTITUTION: A GaAs substrate 3 is set up to a carbon boat proper 1, Ga is entered in a solution reservoir, GaAS polycrystals divided into small pieces are added, and a cover 5 in carbon is placed on the polycrystals. Difference between the end section of the cover and a central section is made some value such as 2mm, and the quantity of the solution 4 is determined so that the height of the solution 4 at the central section reaches 4_{mm}. The crystal is grown for ten min at a growth temperature of 850°C and cooling velocity of 0.5°C/min. The film thickness of a growth layer at the central section of the substrate 3 is $5\mu m$, and film thickness at the end sections of the substrate 3 is $8\sim10\mu m$. Carbon and quartz used normally as a boat material and materials having the same characteristics as these materials are proper as materials used for the cover at that time.



(54) QUARTZ GLASS FOR MANUFACTURING SEMICONDUCTOR

(11) 59-17242 (A)

(43) 28.1.1984 (19) JP

(21) Appl. No. 57-126043

(22) 20.7.1982 (71) TOSHIBA CERAMICS K.K. (72) HISAYOSHI SATOU(2)

(51) Int. Cl3. H01L21/22

PURPOSE: To disperse thermal energy, and to enable uniform heating even when there are a temperature unevenness in a heat source to some extent by using quartz glass formed through pyrolysis as an inner surface and bubbled quartz glass as an outer surface.

CONSTITUTION: Quartz glass formed by pyrolyzing silica tetrachloride is used as an inner layer, while a quartz glass electrically melted under a vaccuum state is used as an intermediate layer and bubbled silica glass formed through a rotary melting method from raw-material powder as an outer layer, one end of a tubular laminate of these three layers is sealed, the laminate is heated from the circumference by an oxyhydrogen burner while being sucked by a vacuum pump from the other end, and three layers are unified. An inner diameter is 130mm, an outer diameter 146mm and length 2,000mm in the size of a core pipe for a diffusion furnace obtained by stretching the laminate out while heating it, and the inner layer is 2mm, the intermediate layer 4mm and the outer layer 2mm in each layer. When the core pipe is compared with a core pipe obtained through a vacuum electric melting method of the same size and used for the diffusion treatment of a silicon wafer for an MOS, it was proved that there existed no defect, while the semiconductor characteristics of the core pipe through the vacuum electric melting method showed seatterings extremely, and it was proved that it could not be adopted for practical use.

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 59-17243 (A)

(43) 28.1.1984 (19) JP

(21) Appl. No. 57-125691


(22) 21.7.1982

(71) HITACHI SEISAKUSHO K.K. (72) SHIZUNORI OOYU(2)

(51) Int. Cl³. H01L21/265

PURPOSE: To obtain the semiconductor device, a diffusion process thereof is easy and which can form a deep P type diffusion layer in a short time at a comparatively low temperature, by using the ion implantation of gallium and boron.

CONSTITUTION: Gallium in a silicon oxide film 2 is diffused to a silicon substrate 1 through heat treatment for two hr at 1,250°C in a steam oxygen atmosphere to form a gallium diffusion layer 13, the boron of a boron ion implantation layer 9 in the silicon substrate 1 is activated and diffused to form a boron diffusion layer 14, and these diffusion layers are used as the P type base diffusion layers. A silicon nitride film on the P type diffusion layers is oxidized completely at that time, a silicon oxide film 11 is formed on the P type diffusion layers, and a silicon oxide film is formed in regions except the P type diffusion layers. An N type emitter diffusion layer 15 is formed through a normal photoetching method and a thermal diffusion method. A transistor for power is prepared by forming an emitter electrode 17, a base electrode 18 and a collector electrode 19 through the photoetching method and an aluminum evaporation method.



⑩ 日本国特許庁 (JP)

① 特許出願公開

⑫公開特許公報(A)

昭59-17243

5)Int. Cl.3 H 01 L 21/265

識別記号

庁内整理番号 6851-5F ④公開 昭和59年(1984)1月28日

発明の数 1 審査請求 未請求

(全 6 頁)

⑤半導体装置の製造方法

②特 願 昭57-125691

②出 額 昭57(1982)7月21日

仰発 明 者 大湯静憲

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 夏秋信義

国分寺市東恋ケ窪1丁目280番

地株式会社日立製作所中央研究 所内

⑫発 明 者 田村誠男

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明細

発明の名称 半導体装置の製造方法 特許請求の範囲

- 1. 下紀工程を含むととを特徴とする半導体装置 の製造方法。
- (1) n型シリコン基板表面にガリウムイオン打 込みの飛程より充分厚く、ほう素イオン打込 みの飛程より充分薄い第1のシリコン酸化膜 を形成し、さらに上記第1のシリコン酸化膜 上に、p型拡散層を形成すべき部分のみ、ガ リウムイオン打込みおよびほう素イオン打込 みの飛程より充分薄いシリコン銀化膜を形成 する工程、
- (2) 上記シリコン窟化膜をマスクとして、上記 P型拡散機を形成すべき部分以外の領域に、 ガリウムおよびほう素イオン打込みのマスク として効果を持つに充分な厚い第2のシリコ ン酸化膜を形成する工程、
- (3) 上記シリコン寮化膜を通して上紀第1のシ リコン酸化膜中にガリウムをイオン打込みし、

また、上記シリコン登化額および上記第1のシリコン酸化額を通して、上記 n 型シリコン 拡板中にほう素をイオン打込みする工程、お よび

- (4) 上記基板に熱処理を施し、上記 n 型シリコン基板のほう素を活性化かよび拡散させ、ほう素拡散層を形成し、また、上配第1のシリコン酸化膜中のガリウムを上配 n 型シリコン 基板に拡散させ、上配ほう素拡散層より深くまでガリウム拡散層を形成することにより、上記第1のシリコン酸化膜下の上配 n 型シリコン基板中に p 型拡散層を形成する工程。
- 2 上記熱処理において、熱処理雰囲気を酸化性 雰囲気として、上記シリコン 鼠化膜を全部酸化 させることを特徴とする特許請求の範囲第1項 記載の半導体装置の製造方法。
- 3. 上記P型拡散層をアイソレーション領域とし、 上記P型拡散層に囲まれた「型層中にほう業の みによる後いP型能動度を形成する際、上記ガ リウムイオン打込み後、上記浅いP型能動層を

形成する領域の上記録2のシリコン酸化膜を除去し、上記ロ型層に所定のほう若イオン打込みおよび熱処理を行ない、上記ロ型拡散層および上記役いロ型能動層を同時に形成することを特敵とする特許請求の範囲第1項乃至第2項記載の半導体装置の製造方法。

発明の詳細な説明

本発明は、n型シリコン基板へのp型拡散層の 形成方法に係り、特に、ガリウムおよびほう素の イオン打込みにより深いp型拡散層を形成するの に好適な半導体装履の製造方法に関する。

従来、n型シリコン基板に深いp型拡散層を形成する方法として、低り素の高温・長時間の拡散や、低り素より拡散が速いアルミニウムやガリウムのアンブル拡散を用いていた。

ほう素の深い拡散においては、n型シリコン基板にイオン打込みやBN対向拡散によりプレデポジションしたのち、非常に高温で長時間の拡散を行なつている。

例えば、葢板濃度が1×10 15 (キャリヤ数 *

まず第1点は、装置やプロセスが複雑で量産性 が低く、コスト高になつてしまう。

第2点として、アンブル拡散後、様々な熱処理ブロセスが入るので、シリコン基板のP型拡散層の表面附近のアルミニウムやガリウムが外向拡散して、表面附近のP型キャリヤ濃度が低下してしまうため、アンブル拡散後、ほう素拡散を行なつて表面附近のP型キャリヤ濃度を補なつてやる必要があり、拡散プロセスが多くなるという問題があつた。

本発明の目的は、従来の深い P 型拡散層を形成 する方法の有する上記問題点を解決し、 ガリウム およびほう素のイオン打込みを用いることにより、 拡散プロセスが容易で、短時間かつ比較的低温で、 深い P 型拡散層を形成することのできる半導体装 置の製造方法を提供することにある。

上配目的を達成するため、本発明は、以下の方法により、n型シリコン基板にp型拡散層を形成するものである。

n型シリコン基板表面上に、ガリウムイオン打

/ (m³) の n 型シリコン基板に、表面原型が 1 × 1 0 1° (キャリヤ数/cm³) で接合例さが、2 0 (μm) の p 型拡散層を形成する場合、ほう 素量が 1 × 1 0 1° (個/cm²) のプレデポジションを行なつた後、1 2 5 0 ℃で 5 時間のドライブイン拡散をする必要があり、プロセスの低温化および短時間化に対して問題があつた。

また、アルミニウムやガリウムのアンブル拡散 においては、アルミニウムやガリウムの蒸気圧が 低いため、真空度を10⁻⁶トール程度に保つた封 管中に、拡散原およびロ型シリコン粧板を入れて 拡散を行なつている。

例えば、上記其空度に保つた封管中で n 型シリコン基板(基板浸度=1×10¹⁵cm⁻³)に、 祭面 濃度が 1×10¹⁹ (キャリヤ数/cm⁻³)で接合深さが 20(μm)の p 型拡散層を形成する場合、 1250 でで拡散するとして、 アルミニウムでは、 1時間程度、 ガリウムでは 2 時間程度の拡散で達成でき、ほう素に比べて非常に短時間ですむが、以下の様を問題があつた。

込みの飛程より充分厚く、かつ、ほう累イオン打 込みの飛程より充分薄いシリコン酸化膜を形成し、 さらに、ガリウムイオン打込みおよびほう素イオ ン打込みの飛程より充分薄いシリコン窒化膜を形 成する。

その後、上記シリコン窓化膜を通して上記シリコン酸化膜中にガリウムイオン打込みを行ない、さらに、上記シリコン窒化膜かよび上記シリコン酸化膜を通して上記 n 型シリコン素板中にほう素イオン打込みを行なう。

この試料を熱処理すると、窒化膜・酸化膜を通して上記の型シリコン基板中に打込まれたほう素は活性化かよび拡散して、P型拡散層が形成され、また、上配シリコン酸化膜中に打込まれたガリウムは上配シリコン窒化膜をマスクとして上配の型シリコン基板に効率良く拡散し、ほう素の拡散によるP型拡散層より深いガリウムの拡散係数がほう素より一桁以上大きい事による)。

とのように、本発明は p 型拡散層の形成におい

て、比較的視い部分はほう素拡散層により、また、 比較的深い部分はガリウム拡散層により形成する ことをガリウムかよびほう楽の同時イオン打込み、 および同時熱処理により選成できる。

また、通常シリコン基板中のほう累イオン打込 み層は、配化性等阻気中で無処理すると、形成されるシリコン酸化膜中に取り込まれるため、シリコン蒸板中のほう素の量は減少し、ほう素の量の 制御性が悪くなるが、本発明においては、上配シリコン酸化膜が完全に酸化されるまでの無処理に おいて、ほう素が充分深くシリコン基板に拡散するため、上記シリコン 露化膜を完全に酸化して きつづき酸化熱処理をしても、ほう素のシリコン 酸化膜へ取り込まれる量は無視できるほど小さい。

さらに、熱処理を敵化性雰囲気で行なりことにより、上記シリコン窒化膜を完全に酸化させることにより、本発明により P 型拡散層を形成したのちのホトエッチングが、上記シリコン酸化膜かよびシリコン酸化膜の 2 つの層の複雑なものから、シリコン酸化膜のみの簡単なものになる。

n m 酸化され、その膜上には膜厚16 n m のシリコン酸化膜5 が形成された。

次に、第3図に示すように、ガリウムイオン6を100kevで5×10^{15 ions}/cm² だけイオン打込みし、上記シリコン酸化膜5かよび上記シリコン窒化膜3を通して上記シリコン酸化膜2中に、かよびシリコン酸化膜4中にガリウムイオン打込み属7を形成したのち、ほう素イオン8を100kevで2×10^{15 ions}/cm² だけイオン打込みし、上記のシリコン酸化膜5、シリコン鍵化膜3かよびシリコン酸化膜2を通してシリコン基板1中にほう素イオン打込み層9を、また、シリコン酸化膜4中にほう素イオン打込み層10を形成した。

その後、第4図に示すように、水蒸気酸素雰囲気中で、1250で、2時間の熱処理を行ない、上記シリコン酸化膜2中のガリウムをシリコン蒸板1に拡散し、深さ17μmのガリウム拡散層13を形成し、また、シリコン蒸板1中の上記にう第イオン打込み層9のほう素を活性化ならびに拡散させ、深さ10μmのほう素拡散層14を形

以下、本発明を、成力用トランジスタの深いペース形成および高耐圧単横回路のアインレーション形成に適用した実施例を用いて詳細に説明する。 実施例

まず、 離力用トランジスタへの適用について、 第1図~第6図を用いて説明する。

第1図に示すように、抵抗率が5 2 ・cmの n 型シリコン基板1 の表面に、水蒸気酸素芽囲気中で1000で、30分の配化により膜厚が0.3 μ m のシリコン酸化膜2を形成し、さらに、通常のCVD法を用いて膜厚が25 n m のシリコン窒化膜3を形成し、通常のホトエンチング法により、ペース領域以外の部分のシリコン窒化膜を除去した

次に、第2図に示すように、水蒸気酸紫雰囲気中で1000℃、3時間の酸化を行ない、上記シリコン窒化間3をマスクとして、ペース領域以外の部分に、膜厚が0.9μmのシリコン酸化膜4を形成した。

とのとき、シリコン窒化膜3は、表面から10

成し、とれらの拡散層をP型ペース拡散層とした。 このとき、P型拡散層上にあつたシリコン線化 膜は完全に酸化され、P型拡散層上には膜厚が 1.2 μ m のシリコン酸化膜 1 1 が形成され、また、 P型拡散層以外の領域では、膜厚が 2 3 μ m のシ リコン酸化膜が形成された。

次に、第5図に示すように、通常のホトエッチング法ならびに熱拡散法により、表面濃度が 5×10^{20} cm $^{-3}$ で接合深さが 16μ mの1型エミッタ拡散層1.5を形成した。

このとき、エミンタ拡散層 1 5 は、酸化性雰囲気中で1 2 0 0 ℃、5 時間のりん拡散により形成されているので、p型ペース拡散層のほう素およびカリウムが拡散し、p型ペース拡散層の深さが2 2 4 m 程度に選する。

また、ことで、ガリウム拡散層13の表面附近 のガリウム機関は、ガリウムの外向拡散により低 下するが、ほう素拡散層14のほう素により、 P 型キャリャ機関は保たれている。

そして、第6囟に示けように、通常のホトエツ

チング伝ならびにアルミニウム蒸発法により、エミッタ 低快17、ペース 低快18かよびコレクタ 催除19を形成することにより、低力用トランジスタを作製した。

このようにして得られた私力用トランジスタの 特性は、従来の方法で得られたものと同等であり、 また、ペース拡散層形成のための時間を、従来の 方法に比ペ半分以下に短縮できた。

さらに、イオン打込み法を用いることにより、 素子特性のパランキも軽減できるため、制御性が 良くなり、また、プロセスの自動化・簡素化に期 待が持てる。

次に、高耐圧集積回路のアイソレーション形成 への適用について、第7図~第10図を用いて説 明する。

第7図に示すように、p型シリコン基板20に、通常の拡散法ならびにエピタキシャル成長法により、膜厚10μmでn型機度5×10^{16cm-3}の成長層21かよびn型埋込み層22の形成された基板を用いて、基板表面上に通常の熱酸化法により膜厚0.2

次に、第9図に示すように、乾燥窒素雰囲気中で1150℃、1時間の熱処理および、水蒸気酸素雰囲気中で1150℃、2時間の熱処理を行ない、深さ17μmのガリウム拡散層33および深さ4μmのほう素拡散層34によりp型アイソレーション領域を形成し、また、ベース領域とすべき部分28に表面機度が1×10¹⁹cm⁻³で接合深さ42μmのp型ベース領域35を形成した。

このとき、アイソレーション領域ではシリコン 望化膜が全部酸化され膜厚 0.7 μm のシリコン酸 化膜 3 6 が、ペース領域では膜厚 1.1 μm のシリコン酸化膜 3 7 が、またその他の部分では膜厚 1.3 μm のシリコン酸化膜 3 8 が形成された。

そして、第10図に示すように、通常のホトエッチング法、熱拡散法ならびにアルミニウム蒸着 法により、n型エミッタ拡散層39、n型コレク タコンタクト拡散層40、アイソレーション電極 41、コレクタ電極42、ペース電極43かよび エミッタ電優44を形成することにより、高耐圧 集積回路を作製した。 μ m のシリコン酸化膜 2 3 を形成し、さらに、 C V D 法ならびにホトエッチング法により、アイ ソレーション領域に膜厚 1 7 n m のシリコン酸化 膜を形成した。

その後、第8図に示すように、まず、水蒸気般 案雰囲気中で1000℃、1時間の酸化を行ない、 シリコン窒化膜24をマスクとして、膜厚0.5 μmのシリコン酸化膜25を形成したのち、ガリ ワムイオン26を60kevで1×10¹⁶ions/ cm² だけイオン打込みし、シリコン酸化膜23か よび25中にガリワムイオン打込み属27を形成した。

次に、通常のホトエンチング法を用いて、ペース領域とすべき部分28のシリコン酸化膜25を除去したのち、ほう紫イオン29を60kevで1.5×10¹⁵ions/cm² だけイオン打込みし、シリコン窒化膜24のあるアイソレーション領域のエピ成長層21にほう紫イオン打込み層30を、ペース領域とすべき部分28のエピ成長層21にほう紫イオン打込み層31を形成した。

との結果、本発明の方法によれば、アイソレーション拡散層形成のための時間は、半分以下にでき、また、アイソレーション領域およびペース領域へのほう案イオン打込みおよび拡散が同時にでき、プロセスが非常に簡素化された。

以上説明したように、本発明によれば、比較的深いり型拡散層を形成する際、浅い部分はほう業より、また深い部分はガリウムにより形成するため、ガリウムの拡散係数の大きい利点を有効に利用でき、熱処理時間がほう素拡散のみによるものより半分以下ですみ、またプロセスの低温化が可能である。

また、イオン打込み法を用いるので、プロセス の制御性が良く、プロセスの自動化・簡素化が期 待できる。

さらに、本発明により P 型拡散層を形成する際、 熱処理を酸化性雰囲気で行なえば、ガリウム拡散 のためのシリコン製化膜を完全に酸化できるため、 ンリコン聚化膜除去工程を除くことができ、ホト エンチング工程がシリコン酸化膜のみの簡単なも のにてきる.

この他、本発明によれば、保さが倍半分も異なるP 製拡取層が、同時打込みをよび同時熱処理により形成できるので、プロセスを1 つ除くことができ、プロセスが短時間化、簡素化される。


図面の簡単な説明


第1図乃至第6図は本発明を大成力トランジスタのベース形成に適用した実施例を示す工程図、 第7図乃至第10図は本発明を高耐圧集積回路に 適用した実施例を示す工程図である。

1 … n 型ンリコン 恭仮、 2 、 4 、 5 、 1 1 、 1 2 、 1 6 、 2 3 、 2 5 、 3 6 、 3 7 、 3 8 … シリコン 酸化膜、 3 、 2 4 … シリコン 電化膜、 6 、 2 6 … ガリワム イオン、 7 、 2 7 … ガリワム イオン 打込み 備、 8 、 2 9 … ほう素 イオン 打込み 層、 1 3 、 3 3 … ガリウム 拡散 層、 1 4 、 3 6 、 3 7 … ほう素 拡散 層、 1 5 、 3 9 … n 型エミンタ 拡散 層、 1 7 、 4 4 … エミンタ 電極、 1 8 、 4 3 … ペース 単低、 1 9 、 4 2 … コレクタ 電極、 2 0 … p型シリコン


基版、21…n型エピタキシャル成技膚、22… n型組込み層。


代理人 弁理士 海田利寿/






第7回





第9图



第 10 回

